2026年FPGA校招,海思面试官问AXI4-Stream实时视频缩放,双线性插值系数怎么用查找表优化BRAM?求具体推导
今年秋招面海思,手撕代码环节让我用Verilog实现AXI4-Stream的实时视频缩放,双线性插值。面试官特别追问了系…
课程答疑 · 技术交流 · 学员互助
今年秋招面海思,手撕代码环节让我用Verilog实现AXI4-Stream的实时视频缩放,双线性插值。面试官特别追问了系…
我是一名大二电子专业学生,之前没接触过FPGA,但想参加今年的FPGA大赛。现在备赛只剩两周了,打算用高云FPGA做实时…
我们在用安路FPGA做实时AI语音降噪,LSTM模型参数太多,LUT已经爆了。试过一些优化但效果不大。有没有具体步骤,比…
孩子大三了,刚决定参加2026年FPGA大赛,但之前完全没接触过FPGA。选了高云FPGA做实时AI关键词识别,现在只剩…
备赛安路FPGA做实时YOLOv8n,INT8量化后DSP还是爆了,只有80个DSP,卷积层权重复用后还是差20个。想用…
我是一名双非电子专业大三学生,正在自学FPGA,目标是2026年秋招。最近刷脉脉和牛客,看到很多帖子说FPGA岗位硕士起…
我们团队用高云GW2A-55芯片做实时YOLOv8n目标检测,模型量化后LUT用了85%,BRAM直接爆到120%。试了…
我是大三电子专业学生,正在备赛2026年FPGA大赛,只剩两周时间了。我们团队选了安路FPGA做实时人脸检测MTCNN项…
最近在准备FPGA校招,看到很多面经都提到手撕Verilog实现图像处理模块。我重点准备了一个AXI4-Stream实时…
今年FPGA大赛我们组选了安路FPGA做实时AI语音降噪,用的是LSTM模型,结果LUT资源直接爆了,现在还剩不到20%…
今年电赛准备用安路FPGA做实时手写数字识别,MNIST模型用全连接层三层结构,量化到8bit后LUT还是爆了,DSP也…
我是大二电子专业的学生,之前完全没接触过FPGA,因为学校突然通知可以组队参加2026年的FPGA大赛,我想用安路FPG…
已显示 12 条